목록verilog (1)

Undergoing

ISE와 ModelSim을 이용한 전가산기 만들기

* ISE라고는 한 번도 건드린 적 없는 미약한 존재에게 구원의 손길을 주신 DCC 분들께 감사의 말씀 드립니다. 과제 중에 ISE와 ModelSim을 이용해서 전가산기를 만들어보라는 게 있었는데 당최 써봤어야 말이지. 그래서 나같은 뉴비들을 위해 야심차게 제작 설명서를 만들어 보았다. 레포트를 위해 참고하는 거야 상관없지만, 고대로 CCCV해서 제출했다가 감점당하는 우를 범하지 않기를 바란다. 1. File -> New Project 실행후 Next신공 2. 회로 제작. 전가산기는 반가산기 2개 연결 + OR 회로이지만 모르는 분들을 위해 스크린 샷을 첨부함. 3. Project -> New Source -> Test Bench Waveform 클릭 후 파일을 생성한다(버전에 따라 Test Bench ..
~2012.05.01 Legacy 2009. 5. 25. 22:11
이전 Prev 1 Next 다음